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– α – Factor for length distribution determined by power law function l‐α . Local ↔Global.
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Power Estimation (2)
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Future Work
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• The implementation of the identification and configuration mechanisms 
are not optimal and simplified for low power consumption. A better 
mechanism may result in better power performance.
• Compiler design that is capable of analyzing the network identification 
packets and generate configuration packets will allow for the evaluation of 
the networks for more complex applications.
• A comparison with current architectures can be achieved by running the 
same applications on both architectures.
• Asynchronous communication techniques are better suited for these 
architectures in order to avoid large clock distribution networks.
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